UNIVERSIDAD DEL ISTMO • FACULTAD DE INGENIERÍA

Arquitectura de Computadoras y Microcontroladores 1 • Parcial 3 (Parte 2)
Estudiante: Diego Andrés Rueda Minera | Fecha: 26 de octubre de 2026 | Nodo: M31 LLSC 150nm

1. RESUMEN EJECUTIVO Y FLUJO DE DISEÑO ASIC

El presente informe documenta la ejecución rigurosa del flujo completo de diseño físico de circuitos integrados digitales (RTL-to-GDSII) para una unidad aritmético-lógica extendida (ALU+ de 16 bits). El diseño integra sumador por prefijos paralelos (Prefix Adder), multiplicador entero y gestión de banderas de estado NZCV. Partiendo de la descripción en SystemVerilog síncrono registrado en alu_top, se ejecutó la simulación funcional y caracterización de actividad en Synopsys VCS, síntesis lógica con inserción de Clock Gating en Design Compiler, diseño físico integral (Floorplan, Placement, CTS y Routing) en IC Compiler II, y verificación funcional post-route (GLS) sobre la biblioteca tecnológica M31 150nm (M31LLSC750GL150MS).

2. SIMULACIÓN FUNCIONAL RTL Y ACTIVIDAD DE CONMUTACIÓN (VCS / VERDI)

Para garantizar un sistema síncrono robusto según las especificaciones, el núcleo combinacional fue encapsulado en alu_top.sv con registros de entrada (a_reg, b_reg, ctrl_reg) y registros de salida (result_out, flags_out) gobernados por un reloj maestro de 100 MHz (período de 10.0 ns).




Figura 1: Formas de onda en Synopsys Verdi (ondas_proyecto.fsdb). Se verifica la latencia síncrona exacta de 1 ciclo, suma (42), resta con bandera Zero activa (Z=1 en 10-10=0), operaciones lógicas y multiplicación (12 × 11 = 132 = 0x0084).




Figura 2: Esquemático estructural RTL generado en Synopsys Verdi mostrando la jerarquía del testbench instanciando el wrapper registrado alu_top y su interconexión lógica interna.

Instrumentación SAIF: El testbench incorporó $toggle_start() y $toggle_report("actividad.saif") sobre el DUT, exportando los factores de actividad real de conmutación para el cálculo preciso de potencia dinámica en la etapa de síntesis.

3. SÍNTESIS LÓGICA EN SYNOPSYS DESIGN COMPILER (DC_SHELL)

La síntesis se ejecutó mediante compile_ultra -gate_clock -retime vinculando la biblioteca tecnológica de celdas estándar de 7.5 tracks M31LLSC750GL150MS_25CTT1P8_ctyp_ccs.db bajo condiciones de operación típicas (1.8V, 25°C). Se aplicaron restricciones de temporización estrictas mediante un archivo SDC fijando el período objetivo en 10.0 ns con 0.20 ns de incertidumbre.

24,114.59 μm^2 ÁREA TOTAL DEL SILICIO	**1,225 CELDAS ESTÁNDAR FÍSICAS**	**1.1156 mW POTENCIA DINÁMICA (SAIF)**	**828.03 pW POTENCIA DE FUGA (LEAKAGE)**

4. DISCUSIÓN TÉCNICA Y ANÁLISIS DE RESULTADOS (DC SHELL)

Parámetro Analizado	Valor Obtenido	Interpretación de Ingeniería y Cumplimiento
Área y Celdas	24,114.59 μm^2 (1,225 celdas)	1,048 combinacionales (14,458.75 μm^2) y 177 secuenciales (9,655.83 μm^2). 252 inversores/buffers de control de fanout.
Período y Frecuencia	T = 10.0 ns • f = 100 MHz	Frecuencia requerida por las especificaciones de diseño. Cumple con holgura para el nodo tecnológico de 150nm.
Timing: WNS y TNS	WNS = +1.12 ns • TNS = 0.00 ns	El diseño cumple timing al 100%. No existen slacks negativos; todos los caminos lógicos cierran holgadamente dentro del ciclo.
Critical Path (Ruta Crítica)	Start: R_439 End: mult_x_2/R_331	Path Group: clk. Retardo acumulado de 8.68 ns. Se origina en los registros de retiming del multiplicador aritmético.
Celdas de Mayor Retardo	XOR2, OAI22B2, XNOR2	El multiplicador combinacional de 16×16 bits domina la ruta crítica a través de la matriz de reducción de productos parciales.

Tratamiento Físico de los Buses Tri-Estado en Síntesis

En la descripción RTL original se utilizaron asignaciones condicionales tri-estado (assign and_bus = en_and ? (a & b) : 16'bz) para aislar las compuertas AND y OR. Durante la etapa de elaboración, Design Compiler infirió elementos tri-estado virtuales (and_bus_tri y or_bus_tri). Sin embargo, en un flujo de ASIC digital moderno, las celdas internas nunca utilizan buffers tri-estado en silicio debido al peligro crítico de líneas flotantes (que disparan el consumo por fuga) y colisiones de bus. Durante el paso compile_ultra, la herramienta transformó automáticamente estos buses en una red multiplexora combinacional convencional AND-OR con niveles lógicos forzados a riel, garantizando un funcionamiento determinista.

Propuestas de Optimización para Alto Rendimiento

Para escalar el diseño a frecuencias superiores (>250 MHz), se propone: 1) Pipelining estructurado del multiplicador en dos etapas balanceadas; 2) Implementación de árboles de compresión Wallace/Dadda con sumadores Carry Save (CSA) en lugar de propagación convencional; y 3) Buffering dedicado en los decodificadores de control de la ALU para minimizar las pendientes de transición.

5. IMPLEMENTACIÓN FÍSICA EN IC COMPILER II (ICC2_SHELL)

El netlist sintetizado (alu_top_mapped.v) y las restricciones SDC fueron importados a IC Compiler II utilizando la biblioteca física compilada en Library Manager (M31LLSC750GL150MS.ndm), la cual encapsula las reglas tecnológicas (GL150M_5M1T_9K.tf) y las geometrías LEF de las celdas estándar de 150nm.

5.1. Etapa 1: Floorplan y Malla de Potencia (01_floorplan)

Se estableció un Core con utilización objetivo del 65% y un margen perimetral de 5.0 µm. Se distribuyeron los puertos de E/S en la periferia y se crearon los rieles de alimentación VDD y VSS conectados a las celdas estándar mediante el procedimiento automatizado conectar_pg.




Figura 3: Floorplan físico (01_floorplan) mostrando el contorno del silicio, los 57 pines periféricos distribuidos ordenadamente y los anillos perimetrales de potencia.

5.2. Etapa 2: Colocación de Celdas Estándar (02_place_opt)

Mediante place_opt y el comando de respaldo create_placement -effort high, las 1,225 celdas del circuito fueron ubicadas en las filas del core de forma uniforme, evitando aglomeraciones en los bordes y optimizando las longitudes Manhattan de interconexión.




Figura 4: Distribución física de compuertas lógicas (02_place_opt). Se observa la legalización completa de las celdas estándar alineadas a las filas tecnológicas sin solapamiento alguno.

5.3. Etapa 3: Síntesis del Árbol de Reloj / CTS (03_clock_opt)

Durante clock_opt, se reemplazó la suposición de reloj ideal por una red balanceada de árboles de buffers e inversores de reloj de alta velocidad (visibles en las trazas verdes y

rojas). CTS balanceó las ramas hacia los 177 flip flops del circuito minimizando el clock skew y garantizando la eliminación de fallas de retención (Hold).




Figura 5: Visualización del árbol de reloj sintetizado (03_clock_opt). La estructura en H balancea la latencia hacia todos los flip-flops para mantener el skew por debajo de límites críticos.

5.4. Etapa 4: Ruteo Detallado de Metales (05_route_opt)

La etapa de ruteo conectó todas las redes lógicas a través de las 5 capas de metal (METAL1 a METAL5) aplicando reglas ortogonales alternadas (horizontal/vertical) para mitigar el acoplamiento capacitivo (crosstalk). Se ejecutó el cierre de ECO físico y corrección incremental de DRCs.




Figura 6: Layout final post-route (05_route_opt) con interconexiones completas en las 5 capas de metalización de la tecnología M31 GL150M.

6. MICROGRAFÍA DETALLADA DEL SILICIO Y CELDAS ESTÁNDAR

La inspección con acercamiento en la GUI de ICC2 confirma el posicionamiento de las celdas estándar y la interconexión multicapa con vías entre metales inferiores y superiores:




Figura 7: Zoom microscópico del silicio ruteado. Se aprecian las celdas XOR2, XNOR2, NAND2 y OAI22, pistas ortogonales y las matrices de vías de conexión entre metales.

7. SIMULACIÓN GATE-LEVEL POST-ROUTE (GLS) Y VERIFICACIÓN




Figura 8: Log de simulación Post-Route en Synopsys VCS ejecutando alu_top_post_route.v con los modelos de celdas M31 ($finish en 135,000 ps sin discrepancias).

Verificación Física	Herramienta / Comando	Resultado del Reporte	Estado
Ruteo (Check Routes)	check_routes	0 circuitos abiertos (Open Nets), 0 cortocircuitos (Shorts)	**PASÓ (100% Limpio)**
Legalidad (Placement)	check_legality -verbose	0 solapamientos de celdas, alineación total a tracks de 150nm	**PASÓ (Legalizado)**
LVS (Layout vs Schematic)	check_lvs -max_error 50	Correspondencia total entre Netlist lógico y geometrías GDSII	**PASÓ (Coincidencia Total)**

8. CONCLUSIONES FINALES

Se completó exitosamente el flujo ASIC digital desde la descripción HDL hasta la exportación del archivo GDSII (alu_top.gds). El diseño físico final alcanzó un área de 24,114.59 μm^2 en celdas lógicas, operando a 100 MHz con slack positivo y un consumo estático de apenas 828 pW. La simulación GLS demonstrated que la netlist de transistores mapeada preserva con total fidelidad el comportamiento de la ALU+.